[더구루=정예린 기자] 차세대 고대역폭 메모리(HBM)인 'HBM4(6세대 HBM)' 세대에서 처음 도입되는 범용형 HBM 표준 개발이 막바지 단계에 접어들었다. HBM 적용 대상이 초고성능 인공지능(AI) 가속기에서 서버·네트워크 칩까지 확대, 관련 시장을 주도하는 SK하이닉스·삼성전자·마이크론 등 메모리 3사의 HBM급 D램 공급처가 다변화될 것으로 기대된다. 

15일 미국 전자산업협회(EIA) 산하 국제반도체표준화기구(JEDEC)에 따르면 JEDEC은 최근 'SPHBM4(Standard Package High Bandwidth Memory 4)' 표준 개발이 임박했다고 발표했다. SPHBM4는 HBM4와 동일한 D램 코어 다이를 사용하면서도 패키징 구조를 단순화한 파생 규격이다. 

SPHBM4의 가장 큰 특징은 실리콘 인터포저 없이도 구현할 수 있도록 설계됐다는 점이다. HBM4는 초미세 배선을 위해 실리콘 인터포저 기반 패키징을 전제로 하는 반면 SPHBM4는 인터페이스 구조를 재설계해 표준 유기 기판(organic substrate) 위에 실장할 수 있도록 했다.

데이터 전송 방식도 달라졌다. HBM4가 2048개의 데이터 신호를 병렬로 사용하는 구조인 것과 달리 SPHBM4는 512개의 데이터 신호에 4대1 직렬화 방식을 적용해 동일한 총 대역폭을 구현한다. 핀 수를 줄이는 대신 동작 주파수를 높여 유기 기판 환경에서도 고대역폭 전송이 가능하도록 설계한 것이다. 

메모리 자체 성능이나 용량이 낮아진 것은 아니다. SPHBM4는 HBM4와 동일한 메모리 코어 레이어와 스택 구조를 유지해 스택당 구현 가능한 용량과 대역폭 수준에서 차이가 없다. 변화의 핵심은 메모리 성능이 아니라 시스템온칩(SoC)과 메모리를 연결하는 물리적 구현 방식에 있다.

이 설계는 기존 HBM 적용 대상을 제한해온 패키징 제약을 완화하는 데 초점을 맞췄다. HBM은 실리콘 인터포저 기반의 고급 패키징이 필수적이어서 적용 가능한 칩이 고가 AI 가속기에 사실상 한정돼 왔다. SPHBM4는 패키징 난이도와 비용 부담을 낮춰 서버용 중앙처리장치(CPU)나 네트워크 주문형 반도체(ASIC), 클라우드용 커스텀 가속기 등 그간 HBM 도입이 어려웠던 칩들까지 HBM급 메모리를 사용할 수 있도록 범위를 넓혀준다.

메모리 3사에는 새로운 기회가 열릴 수 있다. SPHBM4 역시 HBM4와 동일한 D램 다이를 사용하는 만큼 SK하이닉스·삼성전자·마이크론은 프리미엄 HBM 공급을 유지하면서 서버·네트워크 칩 등 물량 기반 시장에서 추가 수요를 확보할 수 있다.

SPHBM이 HBM4 세대에서 처음 등장한 배경에는 패키징 병목 문제가 자리하고 있다. 기존 HBM은 초미세 배선을 위한 실리콘 인터포저 기반 패키징이 필수적이어서 TSMC의 칩 온 웨이퍼 온 서브 스트레이트(CoWoS) 등 고급 패키징 공정에 대한 의존도가 높았고, AI 가속기 수요 급증과 맞물리며 메모리보다 패키징 공정이 병목 요인으로 부각됐다.

HBM2나 HBM3 세대에서 SPHBM2, SPHBM3와 같은 규격이 존재하지 않았던 것도 시장 환경 변화와 맞물려 있다. 당시에는 HBM 수요가 제한적이었고, 고급 패키징 공정 역시 공급을 제약하는 요인으로 인식되지 않았다. 

JEDEC 표준이 확정되면 인터페이스 사양과 전기적 특성이 고정돼 칩 설계사와 메모리 업체, 패키징·기판 업체들이 동일한 기준 아래 제품 개발과 투자 판단을 진행할 수 있다. 개념 검토 단계에 머물던 범용형 HBM이 실제 채택과 양산 논의가 가능한 단계로 넘어가게 된다.