TSMC·시놉시스, 무선통신칩 협력

시놉시스 EDA 툴 'RF 디자인 플로우' TSMC N6RF 공정서 채택

 

[더구루=오소영 기자] 미국 시놉시스가 반도체설계자동화(EDA) 툴을 대만 TSMC의 6나노미터(㎚·1㎚는 10억분의 1m) 무선주파수(RF) 공정에서 검증했다. 고성능 무선통신용 RFIC 칩의 설계 시간 단축을 지원한다. 


해당 컨텐츠는 유료 서비스입니다.

  • 기사 전체 보기는 유료 서비스를 이용해주시기 바랍니다. (vat별도)
  • 해당 콘텐츠는 구독자 공개 콘텐츠로 무단 캡처 및 불법 공유시 법적 제재를 받을 수 있습니다.








테크열전

더보기




런치박스

더보기