[더구루=정예린 기자] 삼성전자가 차세대 메모리 반도체 전략을 재확인했다. 첨단 미세 공정과 고도화된 수직 적층 기술을 기반으로 저장 밀도와 성능을 대폭 향상, 미래 반도체 시장에서 경쟁력을 한층 강화할 것으로 기대된다.

27일 업계에 따르면 안수진 삼성전자 DS부문 CTO 반도체연구소 차세대연구팀장(부사장)은 지난 18일(현지시간)부터 나흘간 미국 캘리포니아 몬터레이에서 열린 '국제메모리워크숍(IMW) 2025'에서 '더 많은 무어, 그 이상의 무어를 위한 D램·플래시 메모리의 미래 기술 전망’라는 제목의 세션을 진행했다. 이 자리에서 D램과 낸드플래시의 구조적 전환 방향과 신기술·신소재를 접목한 차세대 메모리 기술 동향을 제시했다. 

우선 삼성전자는 D램 분야에서 기존 평면 구조의 미세화 한계를 극복하기 위해 10나노미터(nm) 이하 공정을 적용한 4F²(4F스퀘어) 구조로 전환할 계획이다. 이 과정에서 핵심 기술로 소개된 수직 채널 트랜지스터(Vertical Channel Transistor, VCT)는 비트라인, 채널, 워드라인, 캐패시터를 수직으로 적층해 셀 면적을 획기적으로 줄이고 집적도를 높인다. 이를 통해 공간 효율성을 극대화하는 동시에 단채널 효과와 누설 전류 문제를 해결, 안정적인 메모리 성능을 확보할 수 있다. 

D램 셀을 수직으로 적층하는 3차원(3D) D램 기술도 병행 개발 중이다. 평면형 D램이 가진 공간적 한계를 넘어 웨이퍼 적층 기반으로 저장 용량을 확장해 고성능 구현을 동시에 달성한다는 전략이다.

낸드 부문에서는 3D 낸드 기술의 첨단화가 핵심이다. 삼성전자는 200층 이상에 달하는 초고층 적층 기술을 지속 발전시키면서 저장 밀도와 신뢰성을 크게 향상시키고 있다. 특히 채널과 게이트 재료의 혁신과 트랩 충전층 기술 개선을 통해 전력 효율과 내구성을 강화하며, 셀 간 간섭 문제를 최소화하는 구조적 개선도 병행하고 있다.

인공지능(AI)과 빅데이터 시대를 대비해 메모리 소자 내에서 연산 기능을 구현하는 △인메모리 컴퓨팅(Memory-in-Computing)과 △뉴로모픽 메모리 연구도 적극 추진하고 있다. 이 기술들은 연산과 저장을 메모리 소자 내부에서 동시에 수행할 수 있게 해 AI 및 고성능 컴퓨팅 환경에서 자주 발생하는 데이터 병목 현상을 효과적으로 완화하는 데 기여할 전망이다. <본보 2025년 4월 3일 참고 [단독] 삼성전자, '차세대 비휘발성 메모리' 기술 美 특허 획득... '꿈의 AI 반도체' 뉴로모픽 구현>

삼성전자는 차세대 메모리 소자 개발에도 집중하고 있다. △강유전체 메모리(FeRAM) △저항 변화 메모리(ReRAM) △스핀트로닉스 메모리 등 다양한 혁신 기술을 연구하며, 기존 메모리 기술의 한계를 뛰어넘는 고성능·고효율 솔루션을 구현하는 데 주력하고 있다. <본보 2024년 5월 13일 참고 삼성전자 낸드 '적층 경쟁' 승기…'하프니아 강유전체'로 1000단 쌓는다>

한편 IMW은 국제전기전자기술협회(IEEE)가 주최하는 세계 최고 권위의 반도체 메모리 기술 학술 행사로, 매년 미국 캘리포니아 몬터레이에서 열린다. D램, 낸드 등 다양한 메모리 분야 연구자와 업계 전문가들이 참석해 최신 연구 결과와 신기술, 신소재 개발 동향을 공유하고, 메모리 소자 설계부터 시스템 아키텍처까지 폭넓은 주제를 논의한다. 국내에서는 삼성전자, SK하이닉스 등 주요 기업을 비롯해 카이스트(KAIST), 서울대학교 등에서도 참여했다.