마벨, '차세대 XPU 성능·전력 효율↑' 2나노 공정 D2D 인터페이스 IP 공개

AI·데이터센터용 칩 설계 지원
64Gbps D2D 인터페이스…2·3나노 공정 대응

[더구루=정예린 기자] 미국 팹리스(반도체 설계) 업체 '마벨(Marvell)’이 차세대 반도체의 데이터 전송 속도를 높일 수 있는 2나노미터(nm) 공정 기반 신기술을 첫 공개했다. 데이터센터와 인공지능(AI) 칩 성능 향상을 촉진, 글로벌 반도체 고속·저전력 설계 경쟁을 한층 가속화할 전망이다.


해당 콘텐츠는 유료 서비스입니다.

  • 기사 전체 보기는 유료 서비스를 이용해주시기 바랍니다. (vat별도)
  • 해당 콘텐츠는 구독자 공개 콘텐츠로 무단 캡처 및 불법 공유시 법적 제재를 받을 수 있습니다.








테크열전

더보기




더구루인사이트

더보기