[더구루=홍성일 기자] 미국, 일본, 싱가포르 등의 반도체 회사가 차세대 반도체 패키징 기술을 개발하기 위해 힘을 합쳤다. 이들 기업들은 원형 웨이퍼의 한계를 극복하기 위해 사각형 패널을 활용한 패키징 기술을 개발한다는 목표다.

일본의 화학·전자재료 기업 레조낙(Resonac)은 3일 26개 글로벌 반도체 기업과 함께 차세대 반도체 패키징 기술 공동 개발을 위한 컨소시엄 'JOINT3'를 출범시켰다고 밝혔다.

JOINT3에는 레조낙을 비롯해 △AGC △어플라이드 머티어리얼즈 △ASMPT 싱가포르 △브루어 사이언스 △캐논 △코멧 익실론 △에바라 코퍼레이션 △후루카와 전기 △히타치 하이테크 △JX 어드밴스드 메탈 △카오 코퍼레이션 △램 리서치 잘츠부르크 △린텍 코퍼레이션 △멕 컴퍼니 △미쓰토요 △나믹스 코퍼레이션 △닛코 머티리얼즈 △오쿠노 케미칼 인더스트리 △시놉시스 △도쿄 일렉트론 △도쿄 오카 공업 △토와 코퍼레이션 △ULVAC △우시오 △주켄 △3M 등 총 27개 기업이 참여했다.

레조낙은 JOINT3 컨소시엄을 주도하며 연구개발(R&D) 우선 순위 제시와 시제품 생산 라인 운영 관리, 이니셔티브 전반적 진행 등을 담당한다.

레조낙에 따르면 JOINT3는 직사각형(515 x 510mm) 패널을 이용한 패키징 기술을 개발한다. 특히 각 칩을 연결할 유기 인터포저를 생산하는 데 필요한 재료, 장비, 설계 기술을 개발하는데 집중한다. 이를 위해 2026년까지 일본 이바라키현 유키시에 첨단 패널 레벨 인터포저 센터(Advanced Panel Level Interposer Center, APLIC)를 건설한다는 계획이다.

반도체 패키징 기술은 하나의 기판 위에 중앙처리장치(CPU), 그래픽처리장치(GPU), 고대역폭메모리(HBM) 등의 칩을 적층해 하나의 반도체로 만드는 기술이다. 반도체 패키징 기술은 고도의 연산 능력을 갖춰야 하는 인공지능(AI) 반도체 시장이 급성장하면서 중요성이 더욱 커지고 있다.

반도체 패키징 기술에서 글로벌 시장을 주도하고 있는 기업은 대만 파운드리 기업 TSMC다. TSMC는 고급 패키징 기술인 '칩 온 웨이퍼 온 서브스트레이트(CoWoS)'을 앞세워 고성능 반도체 제작 물량을 끌어모으고 있다. CoWoS는 기판 위에 GPU와 HBM 등을 장착하고 이를 인터포저라는 부품을 매개로 연결한다. 이를통해 칩 간 거리를 줄이고 데이터 전송 속도를 높이면서 전력 소비, 면적을 줄일 수 있다.

JOINT3가 직사각형 패널을 이용한 패키징 기술을 개발하는 배경에는 반도체 성능 향상으로 인터포저의 크기가 커지고 있다는 점이 있다. 현재 300mm 직경의 원형 웨이퍼에서 사각형의 인터포저를 잘라내고 있지만, 크기가 커지면서 웨이퍼 한 장에서 얻을 수 있는 개수가 급격히 줄어들고 있는 상황이다.

JOINT3는 원형 웨이퍼 대신 사각형 패널을 적용하면 이 문제를 해결할 수 있을 것으로 보고있다. 기존 300mm 웨이퍼에서는 4개의 인터포저를 얻는 데 그쳤다면, 515 x 510mm 사각 패널을 사용하면 한 번에 24개를 생산할 수 있어 생산성이 6배 향상된다는 설명이다.

사각형 패널을 이용한 패키징 기술은 JOINT3 외에도 TSMC가 개발하고 있다. TSMC는 310x310mm 정사각형 패널을 이용한 차세대 패키징 기술인 '칩 온 패널 온 서브스트레이트(CoPoS)'의 양산 준비에 착수한 상태다. TSMC는 내년에 CoPoS 파일럿 라인을 구축한 뒤, 오는 2029년부터 본격적인 양산에 돌입할 예정이다. TSMC는 CoPoS를 통해 CoWoS의 한계로 지적됐던 수율과 생산성 문제를 극복할 수 있을 것으로 기대하고 있다.

레조낙 관계자는 "JOINT3는 다양한 분야의 글로벌 기업의 강점과 전문성을 결합해 이전에는 해결 불가능했던 분야의 과제를 풀 수 있게 됐다"며 "단순한 기술 개발을 넘어 사회적 과제를 해결하는 솔루션을 만들겠다"고 말했다.