[더구루=오소영 기자] 대만 TSMC가 미세 공정 계획을 공유했다. 오는 3분기 4나노미터(nm·10억분의 1m) 반도체의 위험생산(Risk production)에 착수하고 내년부터 대량양산에 돌입한다. 3나노 칩도 내년부터 생산에 들어가는 가운데 5나노와 비교해 주문량이 크게 늘어난 것으로 나타났다.
TSMC는 1일(현지시간) '2021 기술 심포지엄'에서 "4나노 반도체 위험생산을 올해 3분기 시작하겠다"고 밝혔다. 4나노 제품은 5나노 칩 대비 칩 다이의 크기가 6% 줄며 성능과 전력 효율이 높아질 것으로 추정된다. TSMC는 극자외선(EUV) 공정을 도입해 내년 대량 양산을 시작한다.
3나노 반도체에 대한 세부 스펙과 일정도 공개됐다. TSMC는 내년부터 대만 타이난에 있는 '팹 18'에서 3나노 칩을 생산할 예정이다. 3나노 칩은 5나노에 비해 성능이 10~15% 향상되고 전력 소비량이 20~25% 줄어든다.
TSMC는 "3나노 공정의 테이프 아웃 수가 5나노 첫해에 비해 두 배 늘었다"고 말했다. 테이프 아웃은 반도체 설계 회사에서 제품 설계를 마쳐 파운드리 업체로 설계도가 전달되는 과정을 뜻한다. 테이프 아웃 수가 증가했다는 건 그만큼 수요가 많다는 의미로 해석된다.
TSMC는 이미 2024년까지 3나노 제품 주문을 확보한 상태다. 애플의 A·M 시리즈 칩을 3나노 공정에서 만든다. AMD와 엔비디아, 자일링스, 퀄컴 등도 TSMC에 위탁생산할 계획이다.
TSMC가 미세 공정에 속도를 내며 파운드리 시장에서 독주 체제를 굳힌다. TSMC는 1나노까지 진전을 보이고 있다. 최근 대만국립대학교(NTU), 미국 매사추세츠공과대학(MIT)와 협력해 과학 분야 국제학술지 '네이처'에 연구 결과를 공개했다. 2차원 소재의 한계로 꼽힌 고저항·저전력 문제를 해결하고 1나노 공정을 현실화한다는 것이 핵심이다. <본보 2021년 5월 20일 참고 [단독] TSMC, 삼성보다 한발 더 앞서다…1나노 난제 해결>
시장조사기관 트렌드포스에 따르면 TSMC는 올해 1분기 129억200만 달러(약 14조3660억원)의 매출을 기록했다. 직전 분기 대비 2％ 늘어 전체 시장에서 55%의 점유율을 차지했다. 전체 시장에서 차지하는 점유율은 54％에서 55％로 증가했다.
