[더구루=정예린 기자] 차세대 반도체 패키징 기술 '칩렛'의 새로운 인터페이스 표준이 공개됐다. 제조사 간 호환성을 높이는 고속 연결 규격의 등장으로 고성능·저전력 시스템 구현과 칩렛 생태계 확장이 본격화될 전망이다.

7일 UCIe(Universal Chiplet Interconnect Express) 컨소시엄에 따르면 컨소시엄은 지난 5일(현지시간) 최신 사양 'UCIe 3.0'을 발표했다. 지난해 8월 발표한 2.0 이후 약 1년 만의 개정으로, 데이터 전송 속도와 전력 효율과 시스템 유연성 전반에서 대폭 향상된 것이 특징이다. <본보 2024년 8월 8일 참고 [단독] '삼성·인텔·TSMC 참여' UCIe 컨소시엄, 차세대 패키징 칩렛 표준 재정의>

UCIe는 서로 다른 기능을 가진 반도체 칩렛을 하나의 패키지 안에 통합할 때 사용하는 인터페이스 기술이다. 기존에는 업체마다 독자적으로 인터페이스를 설계해 칩렛 간 호환이 어려웠지만, UCIe는 이 구조를 단일 표준으로 정리해 누구나 쉽게 결합할 수 있도록 한 것이 핵심이다.

UCIe 3.0은 기존 2.0 대비 데이터 전송 속도를 두 배로 높여 최대 초당 64GT(기가트렌스퍼)의 초고속 링크를 지원한다. 이를 통해 복잡한 연산 구조를 갖는 인공지능(AI) 반도체나 고성능 컴퓨팅(HPC) 시스템 내에서 칩렛 간 빠르고 안정적인 통신이 가능해진다는 게 컨소시엄측 설명이다.

기존(UCIe 2.0)에는 칩렛 간 연결 속도가 초당 32GT에 머물러 시스템 성능을 온전히 끌어올리는 데 한계가 있었다. 하지만 3.0에서는 고속 데이터를 실시간으로 주고받을 수 있도록 연산 중에도 링크 설정을 미세하게 조정하는 '런타임 리칼리브레이션' 기능이 추가됐다. 전력을 아끼면서도 전송 성능을 유지할 수 있게 된 셈이다. 또 패키지 내 칩 간 제어 신호를 주고받는 부가 채널의 거리도 최대 100mm까지 늘어나 더 유연한 패키지 설계가 가능해졌다.

시스템 제어 측면에서도 변화가 크다. 칩이 켜지기 전부터 펌웨어를 빠르게 내려받을 수 있도록 표준화된 초기화 프로토콜이 도입됐고, 우선순위가 높은 시스템 이벤트는 지연 없이 처리할 수 있도록 사이드밴드 통신 채널에 '프라이오리티 패킷' 개념이 적용됐다. 열이 너무 올라가는 등 긴급 상황에서는 시스템 전체에 강제로 정지 신호를 보내는 '패스트 스로틀'과 '긴급 셧다운' 기능도 추가됐다. 기존에는 개별 칩이 제각각 작동하면서 시스템 수준에서 일관된 제어가 어려웠지만 3.0 도입으로 칩 간 통합된 관리가 가능해지는 것이다.

UCIe 3.0은 이전 버전들과 완전한 하위 호환성을 유지하면서도 새롭게 필요한 기능만 선택적으로 구현할 수 있도록 설계됐다. 핵심은 하나의 통일된 표준을 통해 다양한 회사가 만든 칩렛이 자유롭게 조합될 수 있도록 한 점이다. 특정 회사 기술에 종속되지 않고 모듈화된 칩 설계를 누구나 구현할 수 있는 개방형 생태계가 한층 탄탄해진 셈이다.

UCIe 3.0은 AI 칩을 비롯해 시스템온칩(SoC)과 고대역폭 메모리(HBM)를 연결하는 구조, 차량용 반도체, 사물인터넷(IoT), 데이터센터 서버 등 다양한 영역에서 활용될 수 있다. 칩렛 간 연결이 단순하고 빠르며 전력 소모도 적기 때문에 복잡한 기능을 여러 개의 칩으로 나누는 분산형 설계가 유리한 환경에 최적화돼 있다. 중소 팹리스(반도체 설계) 기업이 특정 기능만 구현한 칩렛을 만들고 이를 대형 업체의 칩과 조합해 상용화할 수 있는 기반도 제공, 기술 진입 장벽을 낮추는 효과가 기대된다.

삼성전자, SK하이닉스 등 국내 반도체 제조사들도 칩렛 기술 확보에 속도를 내고 있다. 특히 UCIe 3.0이 다양한 인터페이스와의 호환성과 시스템 아키텍처 확장을 지원하도록 설계된 만큼 국내 업체들의 칩렛 기반 고성능 컴퓨팅 설계에도 활용 폭이 넓어질 것으로 예상된다.

삼성전자는 자체 개발한 4나노미터(nm) 칩렛 기술을 SF4X 공정에 적용해 빠르면 연말이나 내년 초 양산에 돌입할 예정이다. 앞서 5나노 기반 칩렛을 상용화한 데 이어, 향후 2나노 공정에서도 해당 기술을 적용할 계획이다.

SK하이닉스는 CXL(컴퓨트익스프레스링크) 메모리 컨트롤러에 칩렛 기술을 적용하는 방안을 검토 중이다. 지난 2월 열린 ‘칩렛 서밋 2025’에서 관련 아키텍처를 발표하며 기술 적용 가능성을 공식화했다.

박철민 삼성전기 패키지마케팅그룹장(상무)은 "UCIe 3.0은 다양한 칩렛을 지원해 멀티칩 설계 확장을 가능하게 한다"며 "진정한 개방형 상호 운용성 칩렛 생태계를 구축하기 위해 모두가 함께 노력할 것"이라고 밝혔다.

한편 UCIe는 칩렛 간 인터페이스를 PCIe, USB, NVMe처럼 개방형 규격으로 표준화하려는 글로벌 협의체다. 2022년 출범 이후 반도체 업계의 주도적 참여 속에 기술 고도화를 이어왔다. 삼성전자, 인텔, TSMC, AMD, 엔비디아, 구글, 마이크로소프트(MS) 등 150개 이상의 글로벌 기업들이 컨소시엄 멤버로 참여하고 있다.