마벨, '차세대 XPU 성능·전력 효율↑' 2나노 공정 D2D 인터페이스 IP 공개

2025.08.28 16:08:02

AI·데이터센터용 칩 설계 지원
64Gbps D2D 인터페이스…2·3나노 공정 대응

[더구루=정예린 기자] 미국 팹리스(반도체 설계) 업체 '마벨(Marvell)’이 차세대 반도체의 데이터 전송 속도를 높일 수 있는 2나노미터(nm) 공정 기반 신기술을 첫 공개했다. 데이터센터와 인공지능(AI) 칩 성능 향상을 촉진, 글로벌 반도체 고속·저전력 설계 경쟁을 한층 가속화할 전망이다.

해당 콘텐츠는 유료 서비스입니다.

  • 기사 전체 보기는 유료 서비스를 이용해주시기 바랍니다. (vat별도)
  • 해당 콘텐츠는 구독자 공개 콘텐츠로 무단 캡처 및 불법 공유시 법적 제재를 받을 수 있습니다.

정예린 기자 yljung@theguru.co.kr
Copyright © 2019 THE GURU. All rights reserved.












발행소: 서울시 영등포구 여의나루로 81 한마루빌딩 4층 | 등록번호 : 서울 아 05006 | 등록일 : 2018-03-06 | 발행일 : 2018-03-06 대표전화 : 02-6094-1236 | 팩스 : 02-6094-1237 | 제호 : 더구루(THE GURU) | 발행인·편집인 : 윤정남 THE GURU 모든 콘텐츠(영상·기사·사진)는 저작권법의 보호를 받은바, 무단 전재와 복사, 배포 등을 금합니다. Copyright © 2019 THE GURU. All rights reserved. mail to theaclip@theguru.co.kr